Em formação

Boundary Scan, JTAG, Tutorial IEEE 1149

Boundary Scan, JTAG, Tutorial IEEE 1149


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

Desde a sua introdução no início dos anos 1990, o boundary scan, também conhecido como JTAG ou IEEE 1149, tornou-se uma ferramenta essencial usada para testar placas em desenvolvimento, produção e em campo. JTAG, boundary scan é uma técnica de teste que permite obter informações sobre o estado de uma placa quando não é possível obter acesso a todos os nós que seriam necessários se outros meios de teste fossem usados.

Tendo em vista a forma como a densidade das placas tem aumentado nos últimos anos, normalmente é muito difícil conseguir sondar circuitos eletrônicos e obter as informações necessárias para testar essas placas. Como JTAG, a varredura de limite permite que grande parte de uma placa seja testada com apenas um acesso mínimo, agora é amplamente utilizada para o teste de circuitos eletrônicos em todas as fases de sua vida. Tendo em vista o fato de que outras formas de teste requerem acesso em termos de fixação de pregos, enquanto outros precisam sondar uma variedade de locais na placa, a varredura de limite oferece uma solução única para muitos requisitos de teste.

Embora a técnica de varredura de limite JTAG seja destinada a testar circuitos, sua flexibilidade permite que ela seja usada para uma ampla variedade de aplicações, incluindo aplicações de teste:

  • Teste de nível de sistema
  • Acesso BIST
  • Teste de memória
  • Programação Flash
  • Programação FPGA / CPLD
  • Emulação de CPU

Embora o teste continue sendo o principal aplicativo para varredura de limite, pode-se ver que também é útil em outros aplicativos. Por sua flexibilidade, a técnica é amplamente utilizada, sendo uma ferramenta poderosa tanto em aplicações de desenvolvimento quanto de produção.

Histórico de varredura de limite

Com o problema da falta de acesso de teste às placas começando a se tornar um problema, um grupo conhecido como Joint Test Action Group (JTAG) foi criado em 1985. Seu objetivo era resolver os problemas enfrentados pelos fabricantes de eletrônicos em estratégias de teste e para permitir a realização de testes onde nenhuma outra tecnologia pudesse obter acesso.

A introdução da tecnologia de montagem em superfície e maior miniaturização significava que as pessoas temiam que o acesso às placas para teste seria severamente limitado. Para superar isso, novas estratégias seriam necessárias.

O objetivo original da varredura de limite era complementar as técnicas existentes, incluindo teste em circuito, teste funcional integrado e outras técnicas, e fornecer um padrão que permitiria o teste de circuitos de sinal digital, analógico e misto.

O padrão para varredura de limite que foi desenvolvido foi adotado pelo Instituto ou Engenheiros Elétricos e Eletrônicos, IEEE nos EUA como IEEE 1149. A primeira edição do padrão, IEEE 1149, foi em 1990. O objetivo declarado do IEEE 1149 era teste as interconexões entre circuitos integrados montados em placas, módulos, híbridos e outros substratos. Como a maioria dos problemas que ocorrem com circuitos eletrônicos ocorrem com as interconexões, a estratégia de teste IEEE 1149 revelaria a maioria dos problemas.

Em 1993, uma versão revisada da varredura de limite, o padrão IEEE 1149, foi emitida, contendo muitos esclarecimentos, aprimoramentos e correções. Então, em 1994, uma nova edição do padrão IEEE 1149 ocorreu. Isso introduziu o Boundary Scan Description Language, BSDL. Isso permitiu que os testes de varredura de limite fossem escritos em uma linguagem comum, melhorando assim a maneira como os testes poderiam ser escritos e o código reutilizado, economizando tempo de desenvolvimento.

Diferença entre varredura de limite, JTAG e IEEE 1149.1

Os termos varredura de limite, JTAG e IEEE 1149.1 passaram a significar coisas ligeiramente diferentes. Com o desenvolvimento da tecnologia, os termos assumiram significados ligeiramente diferentes.
  • Varredura de limite: Isso se refere à tecnologia de teste em que células adicionais são colocadas nos terminais do silício para os pinos externos para que a funcionalidade do chip e também da placa possam ser verificados.
  • JTAG: O termo JTAG refere-se à interface ou porta de acesso de teste usada para comunicação. Inclui as conexões TCK, TDI, TDO, TMS, etc. Para algumas aplicações, esta interface pode ser usada para interrogar ou comunicar-se com instrumentos internos dentro do núcleo do chip.
  • IEEE 1149.1: Este é o padrão IEEE que define a lógica de teste que pode ser incluída em um circuito integrado para fornecer abordagens padronizadas para testar as interconexões com a placa de circuito, o próprio circuito integrado ou modificar ou observar a atividade do circuito durante a operação normal do circuito.

Noções básicas de digitalização de limite

O JTAG, técnica de teste de varredura de limite usa uma célula de trava de registro de deslocamento embutida em cada conexão externa de cada dispositivo compatível de varredura de limite. Uma célula de varredura de limite é incluída na linha de circuito integrado adjacente a cada pino de E / S e, quando usada no modo de registro de deslocamento, pode transferir dados junto com a próxima célula no dispositivo. Existem pontos de entrada e saída definidos para os dados entrarem e saírem do dispositivo e, portanto, é possível encadear vários dispositivos juntos.

Em condições normais de operação, a célula é configurada de forma que não tenha efeito e se torne invisível. No entanto, quando o dispositivo é definido para o modo de teste, ele permite que um fluxo de dados serial (vetor de teste) seja passado de uma célula de trava de registro de deslocamento para a próxima. As células de varredura de limite em um dispositivo podem capturar dados da linha de circuito integrado ou forçar dados sobre eles. Desta forma, um sistema de teste que pode inserir um fluxo de dados na cadeia de registro de deslocamento pode configurar estados na placa e também monitorar os dados. Configurando um fluxo de dados seriais, travando-o no lugar e, em seguida, monitorando o fluxo de dados de retorno, é possível obter acesso aos circuitos da placa e verificar se um fluxo de dados de retorno é o esperado. Se for, então o teste pode passar, mas se não, o sistema de varredura de limite detectou um problema que pode ser investigado posteriormente.

Interface JTAG

Existem várias linhas de controle e dados JTAG que formam a porta de acesso de teste, TAP. Essas linhas conhecidas como TCK, TMS e a linha TRST opcional são conectadas em paralelo aos chips na cadeia de varredura de limite. As conexões designadas TDI (entrada) e TDO (saída) são encadeadas em série para fornecer um caminho em torno dos chips de varredura de limite para os dados. Os dados são enviados para o TDI do primeiro chip e, em seguida, o TDO do primeiro chip é conectado ao TDI do próximo e assim por diante. Finalmente, os dados são obtidos do TDO do último IC na cadeia.

  • TOQUE Porta de acesso de teste - os pinos associados ao controlador de acesso de teste.
  • TCK Relógio de teste - este pino é o sinal de relógio usado para garantir o tempo do sistema de varredura de limite. O TDI muda os valores para o registro apropriado na borda ascendente do TCK. O conteúdo do registro selecionado muda para TDO na borda descendente de TCK.
  • TDI Entrada de dados de teste - as instruções de teste mudam para o dispositivo por meio deste pino.
  • TDO Saída de dados de teste - Este pino fornece dados dos registros de varredura de limite, ou seja, os dados de teste são deslocados neste pino.
  • TMS Seleção do modo de teste - esta entrada que também passa pela borda ascendente do TCK determina o estado do controlador TAP.
  • TRST Reinicialização de teste - Este é um pino de reinicialização de teste baixo ativo opcional. Ele permite a inicialização do controlador TAP assíncrono sem afetar outro dispositivo ou a lógica do sistema.

Leia mais sobre o Interface JTAG / TAP

Aplicações para varredura de fronteira

JTAG, a varredura de limite é uma ferramenta de teste ideal para uso em muitas aplicações. Os aplicativos mais óbvios para varredura de limite estão dentro do ambiente de produção. Aqui as placas podem ser testadas e problemas que poderiam não ser detectados devido à falta de acesso de teste podem ser testados adequadamente. Na verdade, a tecnologia de varredura de limite está sendo combinada com outras tecnologias para fornecer o que é denominado um testador combinacional.

Além de ser usado em teste de produção, a varredura de limite, JTAG, IEEE 1149, também pode ser usada em uma variedade de outros cenários de teste, incluindo desenvolvimento e depuração de produto, bem como serviço de campo. Isso significa que o código de varredura de limite pode ser reutilizado para áreas de teste e, portanto, o custo pode ser dividido entre esses aplicativos. Isso não apenas indica que a varredura de limites é uma ferramenta poderosa, mas também a torna financeiramente atraente.

Geração de programa

Um dos principais custos de qualquer desenvolvimento hoje em dia é o custo do software, e isso é particularmente verdadeiro para varredura de limites, onde há pouco hardware. Isso significa que qualquer economia que possa ser feita no tempo gasto para o desenvolvimento do software pode reduzir significativamente os custos. Consequentemente, um Gerador de Programa de Teste (TPG) é parte integrante de um sistema de varredura de limite.

Normalmente, o gerador de programa de teste requer a lista de rede da Unidade em Teste (UUT) e os arquivos Boundary Scan Description Language (BSDL) dos componentes de varredura de limite contidos no circuito. Com essas informações, é possível que o gerador do programa de teste crie os padrões de teste usados ​​para o teste. Isso permite que o sistema detecte e isole quaisquer falhas para todas as redes testáveis ​​de varredura de limite dentro do circuito. Também é possível para o gerador do programa de teste criar vetores de teste que permitem ao sistema detectar falhas nos nós ou componentes dos pinos, componentes de varredura não-limite que estão rodeados por dispositivos de varredura de limite

JTAG, varredura de limite, IEEE 1149 é uma técnica de teste que agora está bem estabelecida. Embora exija a geração de programas de teste antes de poder ser usado, ele fornece um método muito econômico de obter acesso para vetores de teste em uma placa de circuito eletrônico. Com o valor real da placa de circuito, o custo de adicionar ponta de prova ou pontos de acesso para outro tipo de tecnologia de teste eletrônico seria proibitivo, se de fato fosse possível. Conseqüentemente, a varredura de limite fornece uma solução para muitos problemas de teste a um custo que pode ser amortizado em várias arenas de teste, desde o desenvolvimento até o teste de produção e o teste de campo. Em todos esses ambientes, a varredura de limite fornece uma solução eficaz, tanto em termos de desempenho quanto de custo.


Assista o vídeo: JTAG testing with XJTAG Boundary Scan (Pode 2022).